近日，硬氪获悉，隼瞻科技有限公司（以下简称“隼瞻科技”）宣布完成近亿元天使+轮融资。本轮融资吸引了英飞尼迪资本、白云金控、深圳中小担创投、厚天资本、华盖资本、嘉誉创投等多家战略投资机构的参与，同时老股东毅达资本、达泰资本也持续加码支持。
隼瞻科技成立于2023年初，专注于芯片处理器模块及开发平台的研发，致力于构建基于“RISC-V+DSA”的新一代处理器设计体系。公司通过“IP货架+EDA工具链”的创新模式，旨在降低AI时代定制化处理器设计的门槛，为行业提供更高效、灵活的解决方案。
随着AI模型的快速垂直化发展，芯片产业正经历从“通用计算”向“专用计算”的转型。传统以CPU为核心的架构在处理AI算法时，由于大规模二维、三维矩阵运算的需求，效率并不理想。因此，行业逐渐转向NPU、VPU、TPU等专用处理器协同的异构计算体系，以适应不同场景下的计算需求。
隼瞻科技创始人曾轶指出，AI模型的垂直化使得芯片设计从“通用适配”转向“模型驱动”。不同场景和模型之间的差异巨大，客户越来越希望芯片能够围绕自己的模型进行定制，以在功耗、面积和成本之间找到最佳平衡点。这一需求推动了DSA（领域专用架构）的兴起，其核心在于让架构为模型服务，通过资源配置的优化实现性能、功耗和成本的最优解。
RISC-V作为DSA的重要底座，因其开源、可扩展、可定制的特性，成为隼瞻科技选择的技术路线。相比ARM等传统闭源架构，RISC-V能够更好地适应AI时代快速变化的模型需求，为未来模型演进预留可编程空间。曾轶强调，AI模型的变化速度极快，如果底层架构无法灵活扩展，芯片的生命周期将被大幅压缩。因此，隼瞻科技在架构设计中提前预留了二维指令、函数空间及后续可编程能力，以适应未来模型的升级需求。
然而，DSA的落地并非仅依赖理念，工程化能力同样至关重要。传统中等规模DSA处理器的开发需要数十位工程师耗时半年以上，且涉及复杂的软件工具链协同。尤其在多核异构环境下，不同处理器对应不同编译器与开发环境，工程复杂度极高。为解决这一问题，隼瞻科技从成立之初便同步布局IP与EDA平台，形成了完整的RISC-V产品矩阵，包括CPU IP、DSP IP及NPU IP，其中多款处理器IP已实现量产。
与此同时，隼瞻科技自主研发的专用处理器设计平台ArchitStudio，覆盖了架构分析、处理器设计、RTL生成及软件工具链自动生成等完整流程。该平台由多个核心引擎构成，如Archit Analyzer可分析客户算法在现有处理器上的运行瓶颈，并自动识别低效算子；Archit Designer允许开发者通过高层语言描述架构需求，无需手写底层RTL代码；Archit Generator则能自动生成RTL、验证环境及完整软件工具链，大幅提升了开发效率。
目前，隼瞻科技的产品已在无线通信、多媒体处理、信息安全、工业控制、汽车电子及AI端侧等领域实现客户落地。例如，在无线通信领域，公司为客户定制了通信DSP；在信息安全领域，帮助头部安全芯片厂商将核心安全算法融入DSA架构；在机器人方向，产品已应用于机器人电机与灵巧手控制系统。
在商业模式上，隼瞻科技提供标准化IP授权、整体DSA方案销售及多核异构平台定制服务三类业务。公司核心团队来自Synopsys、ARM等国内外顶尖半导体设计公司，全栈覆盖研发、销售、技术支持等领域，在RISC-V、处理器架构和EDA方向具备深厚的积累。
曾轶在访谈中进一步解释了选择“RISC-V+DSA”路线的原因。他表示，DSA需要高度开放、可扩展、可定制的底层架构，而RISC-V的指令集可扩展性使其成为理想选择。客户可根据自身模型需求对处理器进行深度定制，包括专用指令、数据通路及调度方式。尤其在AI场景中，通过定制RISC-V指令集对NPU进行协同调度，效率提升可达数十倍甚至百倍。AI模型的快速变化要求芯片具备适应未来迭代的能力，而RISC-V的可编程空间预留为此提供了保障。
当被问及隼瞻科技的核心壁垒时，曾轶强调，公司从创业之初便将IP和EDA平台同步规划，所有内核均基于自研工具开发，实现了工具链与架构的深度协同。公司不仅提供标准IP，更致力于将DSA能力平台化，通过ArchitStudio将中等规模DSA处理器的设计周期从30人30周压缩至3人3周，大幅降低了定制化处理器设计的门槛，使更多芯片公司能够具备过去只有大厂才拥有的能力。
