半导体行业近期掀起了一股关于博通（Broadcom）ASIC/DSA技术的热潮。根据摩根士丹利的预测，高端定制ASIC芯片市场规模将在200亿至300亿美元之间，年复合增长率（CAGR）高达20%。其中，博通和Marvell两家公司占据了超过60%的市场份额，博通更是以约55-60%的市场份额遥遥领先，其增长率甚至超过了英伟达。
尽管ASIC概念炙手可热，但产品和企业的持续发展终究要回归到技术和产品的本质。正如并非所有GPGPU都能与英伟达相媲美，同样不是所有的ASIC都能达到博通定制AI芯片的水平。博通在ASIC/DSA领域已经建立了其他企业难以企及的优势，本文将深入探讨这些优势。
ASIC（Application Specific Integrated Circuit）是专为特定应用设计的集成电路，相比CPU和GPGPU等通用集成电路，ASIC在效能、功耗和成本上具有显著优势。在数字货币挖矿领域，ASIC矿机因能效比和性价比更高，自2013年起便成为挖矿首选。
而DSA（Domain Specific Accelerator）则是指为特定领域或应用定制的加速器。博通的AI芯片不仅针对单个应用，还能处理多个AI领域的计算加速，其XPU架构预示了一定的领域通用性。
博通在AI DSA领域的优势主要体现在三个方面：一是为Google定制数代TPU的设计流程与优化技术；二是其独有的3D/3.5D SOIC技术；三是高速互连与CPO技术。这些核心技术使博通在全球范围内独树一帜，包括英伟达在内的竞争对手在3D IC技术方面尚无明显进展。
博通的定制AI芯片技术可以从Google的Trillium TPU（TPU v6）中窥见一斑。Trillium TPU采用了4nm工艺，相比前一代在性能上有显著提升。博通在定制加速芯片方面的关键优势在于矩阵计算单元的电路优化和矩阵单元之间的互连性能提升。
博通还积累了大量的高性能计算/互连IP核和相关技术，这些成体系的IP核能够帮助降低ASIC/DSA产品的成本和研发周期，减少设计风险。Google、meta等企业虽然也具备芯片设计能力，但采用博通的IP核可以更加省钱和省时，这构成了博通独特的竞争优势。
博通的另一个杀手锏是3.5D XDSiP技术。随着芯片尺寸的不断增大和光刻技术线宽逼近原子尺度，传统工艺提升带来的性能提升逐渐放缓。博通的3.5D SiP技术在2.5D方案基础上堆叠计算核心，以对抗工艺进步变缓带来的挑战。据悉，博通正为客户开发多种3.5D产品，并计划于2026年开始生产发货。
3.5D XDSiP技术结合了3D IC、2.5D CoWoS和D2D（Die to Die互连）等技术，提供了足够的物理空间分离以解决散热和串扰问题，同时提升了互连接口密度和互连区域总面积，缩短了信号传输距离，提高了处理速度。博通的Face to Face（F2F）堆叠结构进一步减少了寄生电容与电阻，提高了信号密度并降低了接口功耗。
然而，3D/3.5D IC技术的产业链整合难度和设计挑战也不容忽视。目前该领域尚未形成标准，方案多样化，缺乏成熟标准的EDA设计工具与参考流程。博通在3D/3.5D设计能力方面的积累并非一蹴而就，这也是其他ASIC企业难以望其项背的原因。
面对大模型不断增长的训练和集群数据存储/处理需求，博通还推出了光互连CPO技术。CPO技术将光学器件直接集成到芯片封装中，减少了铜线传输损耗和DSP传输延迟，实现了更高的带宽和更低的延迟。博通的CPO设计能力涵盖了TH4-Humboldt和TH5-Baily两种方案，并与台积电合作将CPO投入量产。
CPO设计并不简单，需要强大的资金实力和技术储备。博通在CPO设计方面已经取得了显著进展，并计划将其应用于计算Die与交换机的互连以及CPU和GPU到各种设备的直连，实现资源池化和设备间的内存共享。
随着半导体行业在通用化/标准化和定制两种趋势之间的振荡，博通已经拥有了除了生态之外的AI芯片的顶级技术。未来，博通定制AI芯片是否能够成为新的主流，将取决于大模型算法架构的发展以及英伟达等竞争对手的策略调整。但可以肯定的是，在3.5D IC和光互连方面拥有强大实力的企业，将在AI芯片领域占据更有利的地位。
